" alt="青島中岸銳科智能技術(shù)有限公司">
半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測(cè)試，芯片封裝和封裝后測(cè)試組成，晶圓制造和芯片封裝討論較多，而測(cè)試環(huán)節(jié)的相關(guān)知識(shí)經(jīng)常被邊緣化，下面集中介紹集成電路芯片測(cè)試的相關(guān)內(nèi)容，主要集中在WAT，CP和FT三個(gè)環(huán)節(jié)。集成電路設(shè)計(jì)、制造、封裝流程示意圖WAT（WaferAccetanceTest）測(cè)試，也叫PCM（ProcessControlMonitoring），對(duì)Wafer劃片槽（ScribeLine）測(cè)試鍵（TestKey）的測(cè)試，通過(guò)電性參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定，CMOS的電容，電阻，Contact，metalLine等，一般在wafer完成制程前，是Wafer從Fab廠出貨到封測(cè)廠的依據(jù)，測(cè)試方法是用ProbeCard扎在TestKey的metalPad上，ProbeCard另一端接在WAT測(cè)試機(jī)臺(tái)上，由WATRecie自動(dòng)控制測(cè)試位置和內(nèi)容，測(cè)完某條TestKey后，ProbeCard會(huì)自動(dòng)移到下一條TestKey，直到整片Wafer測(cè)試完成。云計(jì)算的帶寬需求比節(jié)點(diǎn)分析應(yīng)用多出兩個(gè)（如果不是三個(gè)）數(shù)量級(jí)。節(jié)點(diǎn)分析的計(jì)算能力要求更低，并可減少延遲。人口稠密的市場(chǎng)、交通混亂的地區(qū)以及城市停車(chē)場(chǎng)都是一些環(huán)境錯(cuò)綜復(fù)雜的地方，可使用節(jié)點(diǎn)分析進(jìn)行檢測(cè)，以進(jìn)行預(yù)測(cè)和行為分析。在云中對(duì)這些環(huán)境進(jìn)行高級(jí)處理有助于制定業(yè)務(wù)策略，疏導(dǎo)交通流量，并可提高管理的停車(chē)場(chǎng)的效率。然而，在傳感器節(jié)點(diǎn)處采用低端軟件，而不是執(zhí)行云分析，可改進(jìn)這些場(chǎng)景的延遲、帶寬、安全和功耗。
http://fx-arc.cn
QQ聯(lián)系